指令重排序

内存屏障通过阻止指令重排序来保证多线程下内存操作的可见性和顺序性。它防止CPU或编译器优化导致的读写乱序，确保一个线程的写操作能被其他线程正确看到，常用于volatile、synchronized等同步机制中。 内存屏障，说白了，就是一道无形的“栅栏”或者“路障”，它强制CPU和编译器在执行指令时，…