9 月 11 日消息，据行业媒体 Digitimes 昨日（9 月 10 日）报道，台积电已确认将在未来两年内逐步退出氮化镓（GaN）代工市场，并计划关闭位于新竹科学园区的 6 英寸二厂，同时对旗下 8 英寸三厂（包括 Fab 3、Fab 5 和 Fab 8）进行整合。
此举旨在应对人力短缺问题，降低整体运营开支，并提升产能利用效率。为此，台积电将调配约 30% 的相关员工转移至南部科学园区及高雄的新生产基地，这也是其自 2025 年初启动老旧厂区优化精简策略以来的关键进展。
根据报道，原 6 英寸晶圆厂将转型为 CoPoS（Chip-on-Panel on Substrate）面板级封装的制造基地，而更引人注目的是，整合后的 8 英寸厂区将承担一项全新且关键的任务 —— 实现自研 EUV 光罩薄膜（Pellicle）的量产。
这一布局标志着台积电试图减少对 ASML 及其上游供应链的依赖，转而依靠自身技术实力，在先进制程领域实现核心材料的自主可控。通过自主研发 EUV 薄膜，台积电不仅有望提高 EUV 光刻工艺的良品率，还能进一步压缩生产成本，增强长期竞争力。
神笔马良
神笔马良 – AI让剧本一键成片。
138 查看详情 
过去十年，台积电在先进制程上投入了巨额资本，但随着半导体技术逼近物理极限，单纯增加资金投入带来的边际效益正在递减。EUV 光刻虽推动了制程微缩，但设备成本极高——普通 EUV 扫描仪单价约 1.5 亿美元，High-NA 版本更是超过 3.5 亿美元，并由 ASML 垄断供应。因此，台积电已放缓 High-NA 设备采购步伐，转而聚焦于关键技术环节的自主创新。
EUV 薄膜作为覆盖在光罩表面的保护层，主要用于防止微尘污染，但由于传统有机材料在透光性与耐久性方面表现不佳，多数晶圆厂选择“无膜”运行，导致必须频繁停机检测和更换光罩，严重影响生产效率。台积电认为，高质量的 EUV 薄膜对于 7nm 及以下节点至关重要，自研方案一旦成功，将显著优化产线流程、释放产能潜力，并提升盈利能力。
以上就是消息称台积电整合 8 英寸旧厂，转向自研 EUV 薄膜提良率、降成本的详细内容，更多请关注创想鸟其它相关文章！
版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
如发现本站有涉嫌抄袭侵权/违法违规的内容， 请发送邮件至 chuangxiangniao@163.com 举报，一经查实，本站将立刻删除。
发布者：程序猿，转转请注明出处：https://www.chuangxiangniao.com/p/353440.html
微信扫一扫 
支付宝扫一扫 
